Desarrollo hardware de un Procesador Difuso Tipo Dos
| dc.contributor.author | Melgarejo Rey, Miguel Alberto | spa |
| dc.contributor.author | Peña Reyes, Carlos A. | spa |
| dc.date | 2003-11-30 | |
| dc.date.accessioned | 2019-09-19T21:38:29Z | |
| dc.date.available | 2019-09-19T21:38:29Z | |
| dc.description | This paper presents an architectural proposal for a hardware-based interval type-2 fuzzy inference system. First, it presents a computational model which considers parallel inference processing. Taking into account this model, we conceived a hardware architecture with several pipeline stages for full parallel execution of type-2 fuzzy inference. The architectural proposal is used for specifying a type-2 fuzzy processor, which is implemented over FPGA technology. Implementation results show this processor performs more than 30 millions of type-2 fuzzy inferences per second. As target application, it is used to implement two fuzzy adaptive filters. | en-US |
| dc.description | Este artículo presente una propuesta arquitectural para un sistema difuso tipo dos de intervalo basado en hardware. En primer lugar, se describe un modelo computacional, el cual considera una organización paralela del proceso de inferencia difusa. A partir de este modelo, se concibe una arquitectura hardware con varias etapas pipeline para la ejecución paralela de las inferencias. difusas tipo dos. La arquitectura se emplea para especificar un procesador difuso tipo dos, el cual se implementa sobre tecnología FPGA. Los resultados muestran que este procesador puede ejecutar más de 30 millones de inferencias difusas tipo dos por segundo. Como contexto de aplicación, el procesador se emplea para la realización hardware de dos filtros difusos adaptativos. | es-ES |
| dc.format | application/pdf | |
| dc.format | text/html | |
| dc.identifier | https://revistas.udistrital.edu.co/index.php/reving/article/view/2737 | |
| dc.identifier | 10.14483/23448393.2737 | |
| dc.identifier.uri | http://hdl.handle.net/11349/19668 | |
| dc.language | spa | |
| dc.publisher | Universidad Distrital Francisco José de Caldas | en-US |
| dc.relation | https://revistas.udistrital.edu.co/index.php/reving/article/view/2737/3966 | |
| dc.relation | https://revistas.udistrital.edu.co/index.php/reving/article/view/2737/3967 | |
| dc.source | Ingeniería; Vol 9 No 1 (2004): January - June; 17-25 | en-US |
| dc.source | Ingeniería; Vol. 9 Núm. 1 (2004): Enero - Junio; 17-25 | es-ES |
| dc.source | 2344-8393 | |
| dc.source | 0121-750X | |
| dc.title | Desarrollo hardware de un Procesador Difuso Tipo Dos | es-ES |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:eu-repo/semantics/publishedVersion | |
| dc.type.coar | http://purl.org/coar/resource_type/c_6501 |