Diseño e implementación del modelador para un simulador de eventos discretos basado en análisis RAM con el cálculo de disponibilidad y paralelización del algoritmo del simulador (MainTUNER Fase 4)

Ovalle Martínez, Diana MarcelaGranada Jiménez, Jorge EdisonMartínez Duarte, Cristian FernandoPeña Ortiz, David Fernando2019-04-292019-04-292019-02-27http://hdl.handle.net/11349/14812En este documento se muestran los resultados obtenidos en la realización de una interfaz gráfica y el algoritmo para cálculo de disponibilidad de sistemas industriales con la implementación de computo paralelo para el algoritmo de sintonización de mantenimientos para sistemas industriales.This document shows the results obtained in the realization of a graphical interface and the algorithm for calculation of availability of industrial systems with the implementation of parallel computation for the maintenance tuning algorithm for industrial systems.pdfspaAtribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/ModeladorAnálisis RAMMain tuner fase 4Diseño e implementación del modelador para un simulador de eventos discretos basado en análisis RAM con el cálculo de disponibilidad y paralelización del algoritmo del simulador (MainTUNER Fase 4)Ingeniería Electrónica - Tesis y disertaciones académicasAlgoritmos (Computadores)Análisis RAMControl de procesos industrialesinfo:eu-repo/semantics/openAccessDesign and implementation of the modeler for a discrete event simulator based on RAM analysis with the calculation of availability and parallelization of the simulator algorithm (Main Tuner phase 4)ModelerRAM analysisMain tuner phase 4PasantíaAbierto (Texto Completo)