Un método simple para pasar de un algoritmo a un modelo en VHDL
| dc.contributor.author | Muñoz, Gerardo | spa |
| dc.date | 2001-11-30 | |
| dc.date.accessioned | 2019-09-19T21:38:31Z | |
| dc.date.available | 2019-09-19T21:38:31Z | |
| dc.description | The following paper describes a methodology to convert an algorithmic model into a VHDL, without having to describe directly the hardware where the algorithmic runs. The solution is based to model the algorithmic with an Algorithmic State Machine (ASM) and furthermore model this ASM into a functional VHDL. During the development of this subject we are being introduce into VHDL. | en-US |
| dc.description | El presente artículo describe una metodología para pasar de un modelo algorítmico a un modelo en VHDL sin tener que describir directamente el hardware sobre el que corre el algoritmo. La solución se basa en modelar el algoritmo con una Máquina de Estados Algorítmica (ASM) y posteriormente modelar este ASM funcionalmente en VHDL. Durante el desarrollo del tema también da una introducción a VHDL. | es-ES |
| dc.format | application/pdf | |
| dc.format | text/html | |
| dc.identifier | https://revistas.udistrital.edu.co/index.php/reving/article/view/2823 | |
| dc.identifier | 10.14483/23448393.2823 | |
| dc.identifier.uri | http://hdl.handle.net/11349/19703 | |
| dc.language | spa | |
| dc.publisher | Universidad Distrital Francisco José de Caldas | en-US |
| dc.relation | https://revistas.udistrital.edu.co/index.php/reving/article/view/2823/4104 | |
| dc.relation | https://revistas.udistrital.edu.co/index.php/reving/article/view/2823/4105 | |
| dc.source | Ingeniería; Vol 7 No 2 (2002): July - December; 84-89 | en-US |
| dc.source | Ingeniería; Vol. 7 Núm. 2 (2002): Julio - Diciembre; 84-89 | es-ES |
| dc.source | 2344-8393 | |
| dc.source | 0121-750X | |
| dc.subject | VHDL | en-US |
| dc.subject | ASM | en-US |
| dc.subject | FSM | en-US |
| dc.subject | Algorithm | en-US |
| dc.subject | VHDL | es-ES |
| dc.subject | ASM | es-ES |
| dc.subject | FSM | es-ES |
| dc.subject | Algoritmo | es-ES |
| dc.title | Un método simple para pasar de un algoritmo a un modelo en VHDL | es-ES |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:eu-repo/semantics/publishedVersion | |
| dc.type.coar | http://purl.org/coar/resource_type/c_6501 |